در اين مقاله شيوه ای برای طراحی يک کنترل کننده فازی ساده توسط زبان تشريح سخت افزار VHDLارائه شده است. کنترل کننده منطق فازی ) ( FLCدر طی سالهای اخير پيشرفت چشمگيری در کنترل سيستمهای پيچيده کرده است. هر کنترل کننده فازی از سه بخش فازی ساز، پايگاه دانش و فازی زدا تشکيل شده است. کنترل کننده پياده سازی شده در اين مقاله شامل دو ورودی، دو خروجی و هفت تابع عضويت برای هر يک از وروديها و خروجيها می باشد. در نهايت از تراشه FPGAبرای پياده سازی کنترل کننده استفاده شده است
